華爲在廣州發布新的三摺疊手機Mate XT 2，搭載最新的麒麟9050 Pro芯片，新華社報道，指麒麟9050 Pro是首款採用邏輯摺疊技術的高性能芯片。

新華社指，麒麟9050 Pro在單芯片內，將邏輯單元分層排布，如同由樓宇由平層升級爲複式，內部增設垂直互聯通道，類似加裝「電梯」，信號傳輸路徑更短、時延更低、性能更好。亦是繼華爲Mate40全球發布會之後，華爲時隔6年在旗艦發布會上，推出全新麒麟芯片。

另外，華為半導體負責人何庭波，在中科院預印本平台發表論文，回應外界對「韜定律」芯片發熱的質疑。指實測數據顯示，麒麟2026在相同性能下，NPU功耗下降66%，GPU下降58%，CPU性能核心功耗亦下降41%，顛覆「晶體管越密、芯片越熱」的直覺推論。

論文指出，芯片能量主要消耗並非來自計算本身，而是數據傳輸。傳統芯片電路鋪於同一平面，信號需長途跋涉；邏輯折疊技術將電路垂直堆疊兩層，通過40納米級鍵合工藝，實現1.5微米鍵合間距，每平方毫米約50萬個垂直互連，使信號由水平傳輸改為垂直「坐電梯」，典型核心走線長度縮短約20%，部分關鍵路徑縮短達70%。

麒麟2026晶體管密度，從每平方毫米1.55億躍升至2.38億個，提升55%。不過，何庭波強調，韜定律是時間縮放定律，而非能量縮放定律，若將節省時間全數用於提升頻率，芯片反而更耗電。同時多項工程難題，仍需未來3至5年持續攻關。